Radio logicielle : Différence entre versions
| Ligne 23 : | Ligne 23 : | ||
Afin de convertir les valeurs du signal qui varient entre -5V et 5V, on a décidé de mettre 2 amplificateurs opérationnels (le premier est diviseur, le deuxième inverseur) en aval du convertisseur qui accepte que des valeurs de 0V à 5V. | Afin de convertir les valeurs du signal qui varient entre -5V et 5V, on a décidé de mettre 2 amplificateurs opérationnels (le premier est diviseur, le deuxième inverseur) en aval du convertisseur qui accepte que des valeurs de 0V à 5V. | ||
Du côté du filtre numérique, on a calculé les coefficients qui nous permettront d'avoir un filtre passe bande qui laisse passer la fréquence de 77,5Khz. En outre, on a introduit ces coefficients dans le VHDL et on les a convertit en binaire pour que le FPGA puisse les reconnaître. | Du côté du filtre numérique, on a calculé les coefficients qui nous permettront d'avoir un filtre passe bande qui laisse passer la fréquence de 77,5Khz. En outre, on a introduit ces coefficients dans le VHDL et on les a convertit en binaire pour que le FPGA puisse les reconnaître. | ||
| + | |||
| + | |||
| + | '''8ème séance''' | ||
| + | ---- | ||
| + | |||
| + | Le montage électronique qu'on a établit permet de recevoir des signaux de -5V à 5V et de rétrécir cette plage de 0V à 5V (en ajoutant des amplificateurs) afin que le convertisseur puisse fonctionner. Et à la sortie du convertisseur, on arrive à avoir les 8 bits qui représentent le signal d'entrée. | ||
| + | Du côté du VHDL, on a crée un bloc dans altium qui représente le filtre numérique et on l'a relié aux composants qui permettront de visualiser le résultat. Néanmoins, il nous reste quelques erreurs à corriger afin de simuler le montage sur le FPGA. | ||
Version du 28 mars 2013 à 08:53
Bilan des séances
1ère et 2ème séance
Dans un premier temps, on a essayé de comprendre le principe du SDR (Radio Logicielle). Puis on a fait un schéma qui illustre et reflète le fonctionnement de ce système et qui contient un convertisseur analogique-numérique, un filtre numérique et un démodulateur analogique. Notre principal objectif est de recevoir un signal et le convertir en numérique pour pouvoir le traiter ( filtrer et démoduler ) à l'aide du VHDL. Pour cela, il faut premièrement choisir le bon filtre et qui peut être adéquat à la bande de fréquences dont on a besoin, c'est à dire choisir les bons coefficients pour pouvoir les introduire dans le VHDL. Dans les prochaines séances, on essayera d'essayer le VHDL du filtre pour voir si ça marche et de passer aux autres blocs du système.
6ème séance
Afin de convertir le signal reçu en numérique, il nous est demandé de créer une carte analogique-numérique. A l'aide d'un ADC0804LCN 8 bits qui nous à été fourni nous avons donc cherché a fabriquer cette carte. Après quelques recherches, à l'aide de résistances, de condensateurs, d'un potentiomètre nous avons conçu une première carte de conversion. Néanmoins nous nous sommes rendu compte que ce convertisseur ne convertit que les valeurs reçus entre 0V et 5V.
7ème séance
Afin de convertir les valeurs du signal qui varient entre -5V et 5V, on a décidé de mettre 2 amplificateurs opérationnels (le premier est diviseur, le deuxième inverseur) en aval du convertisseur qui accepte que des valeurs de 0V à 5V. Du côté du filtre numérique, on a calculé les coefficients qui nous permettront d'avoir un filtre passe bande qui laisse passer la fréquence de 77,5Khz. En outre, on a introduit ces coefficients dans le VHDL et on les a convertit en binaire pour que le FPGA puisse les reconnaître.
8ème séance
Le montage électronique qu'on a établit permet de recevoir des signaux de -5V à 5V et de rétrécir cette plage de 0V à 5V (en ajoutant des amplificateurs) afin que le convertisseur puisse fonctionner. Et à la sortie du convertisseur, on arrive à avoir les 8 bits qui représentent le signal d'entrée. Du côté du VHDL, on a crée un bloc dans altium qui représente le filtre numérique et on l'a relié aux composants qui permettront de visualiser le résultat. Néanmoins, il nous reste quelques erreurs à corriger afin de simuler le montage sur le FPGA.
