Reconfiguration d'un FPGA : Différence entre versions
De Wiki de Projets IMA
(→Contraintes) |
(→Cahier des charges) |
||
| Ligne 2 : | Ligne 2 : | ||
== Cahier des charges == | == Cahier des charges == | ||
| − | Suite à la réunion avec Mickaël Coronado, gérant de Inodesign, le cahier des charges suivant a été établi : | + | Suite à la réunion avec Mickaël Coronado, gérant de Inodesign, le cahier des charges suivant a été établi : ''Alexandre : Ce cahier des charges est beaucoup trop bref.'' |
Version du 4 février 2014 à 20:56
Cahier des charges
Suite à la réunion avec Mickaël Coronado, gérant de Inodesign, le cahier des charges suivant a été établi : Alexandre : Ce cahier des charges est beaucoup trop bref.
Contexte
Le but du projet est de permettre une mise à jour aisé d'un FPGA. Il y a deux manières de programmer un FPGA. Soit directement via une liaison J-TAG. Dans ce cas-ci, le FPGA devra être reprogrammé à chaque mise sous tension. Il existe cependant une autre solution, qui consiste à associer une mémoire de type EEPROM au FPGA. Ainsi, il suffit d'écrire le programme dans la mémoire, et la mémoire va charger le programme dans le FPGA à chaque mise sous tension.
