Reconfiguration d'un FPGA : Différence entre versions
De Wiki de Projets IMA
(Page créée avec « == Cahier des charges == ») |
(→Cahier des charges) |
||
| Ligne 1 : | Ligne 1 : | ||
== Cahier des charges == | == Cahier des charges == | ||
| + | |||
| + | Suite à la réunion avec Mickaël Coronado, gérant de Inodesign, le cahier des charges suivant a été établi : | ||
| + | |||
| + | |||
| + | === Contexte === | ||
| + | |||
| + | Le but du projet est de permettre une mise à jour aisé d'un FPGA. Il y a deux manières de programmer un FPGA. Soit directement via une liaison J-TAG. Dans ce cas-ci, le FPGA devra être reprogrammé à chaque mise sous tension. Il existe cependant une autre solution, qui consiste à associer une mémoire de type EEPROM au FPGA. Ainsi, il suffit d'écrire le programme dans la mémoire, et la mémoire va charger le programme dans le FPGA à chaque mise sous tension. | ||
| + | |||
| + | === Contraintes === | ||
| + | |||
| + | L'interface qui | ||
Version du 3 février 2014 à 16:59
Cahier des charges
Suite à la réunion avec Mickaël Coronado, gérant de Inodesign, le cahier des charges suivant a été établi :
Contexte
Le but du projet est de permettre une mise à jour aisé d'un FPGA. Il y a deux manières de programmer un FPGA. Soit directement via une liaison J-TAG. Dans ce cas-ci, le FPGA devra être reprogrammé à chaque mise sous tension. Il existe cependant une autre solution, qui consiste à associer une mémoire de type EEPROM au FPGA. Ainsi, il suffit d'écrire le programme dans la mémoire, et la mémoire va charger le programme dans le FPGA à chaque mise sous tension.
Contraintes
L'interface qui
