Radio logicielle - Historique des versions

Rex le 29 mai 2013 à 14:11

2013-05-29T14:11:09Z

2013-05-29T14:10:51Z

2013-05-15T08:39:37Z

2013-05-15T08:38:56Z

2013-05-15T08:35:34Z

2013-05-07T00:17:28Z

2013-05-07T00:15:45Z

2013-05-06T16:36:09Z

2013-05-06T16:34:07Z

2013-05-06T16:30:48Z

@@ Ligne 1 : / Ligne 1 : @@
 == '''I.Introduction''' ==
-<include nopre noesc src="/home/pedago/pimasc/include/video-MobileRobots2012-iframe.html" />
+<include nopre noesc src="/home/pedago/pimasc/include/video-RadioLogicielle-iframe.html" />
 La radio logicielle (Software Defined Radio) est sous forme d'un récepteur câblé (Hardware) qui consiste à numériser le signal d'entrée et à le traiter par logiciel pour avoir les possibilités d'évolution, que ce soit en terme de fréquence qu'en terme de modulation, et pour assurer une vitesse de traitement suffisante en implémentant les algorithmes sur FPGA en VHDL. Dans ce projet, on focalisera l'étude sur les signaux de l'horloge atomique DCF (77,5kHz) en utilisant un convertisseur analogique numérique afin de pouvoir utiliser le FPGA.

@@ Ligne 1 : / Ligne 1 : @@
 == '''I.Introduction''' ==
+<include nopre noesc src="/home/pedago/pimasc/include/video-MobileRobots2012-iframe.html" />
 La radio logicielle (Software Defined Radio) est sous forme d'un récepteur câblé (Hardware) qui consiste à numériser le signal d'entrée et à le traiter par logiciel pour avoir les possibilités d'évolution, que ce soit en terme de fréquence qu'en terme de modulation, et pour assurer une vitesse de traitement suffisante en implémentant les algorithmes sur FPGA en VHDL. Dans ce projet, on focalisera l'étude sur les signaux de l'horloge atomique DCF (77,5kHz) en utilisant un convertisseur analogique numérique afin de pouvoir utiliser le FPGA.
@@ Ligne 7 : / Ligne 7 : @@
 performances accrues en réception par rapport à des technologies radio traditionnelles
 possibilité de mettre à jour logiciellement les BTS pour supporter de nouvelles modulations (exemple : migration de la norme GSM à la norme EDGE)
 ----
 ----

@@ Ligne 158 : / Ligne 158 : @@
 ----
-'''Rapport'''
+=='''Rapport'''==
 ----
-[http://http://projets-imasc.plil.net/mediawiki/index.php?title=Fichier:Rapport_omar.pdf#file]
+[http://projets-imasc.plil.net/mediawiki/index.php?title=Fichier:Rapport_omar.pdf#file]

@@ Ligne 160 : / Ligne 160 : @@
 '''Rapport'''
 ----
-[[Rapport_omar.pdf]]
+[http://http://projets-imasc.plil.net/mediawiki/index.php?title=Fichier:Rapport_omar.pdf#file]

@@ Ligne 121 : / Ligne 121 : @@
 ----
-'''8ème séance'''
+'''8ème et 9ème séance'''
 ----
@@ Ligne 131 : / Ligne 131 : @@
 ----
-'''9ème séance'''
+'''10ème séance'''
 ----
@@ Ligne 140 : / Ligne 140 : @@
 ----
-'''10ème séance'''
+'''11ème séance'''
 ----
@@ Ligne 149 : / Ligne 149 : @@
 ----
-'''11ème séance'''
+'''12ème et 13ème séance'''
 ----

← Version précédente		Version du 7 mai 2013 à 00:15
Ligne 154 :		Ligne 154 :

	On a établit 2 codes vhdl dont l'un consiste à identifier les bits (0 ou 1) selon les durées d'impulsions, et l'autre consiste à décoder le signal de 8 bits et qui est codé en BCD.		On a établit 2 codes vhdl dont l'un consiste à identifier les bits (0 ou 1) selon les durées d'impulsions, et l'autre consiste à décoder le signal de 8 bits et qui est codé en BCD.
		+
		+	[[Fichier:Tr.png]]
		+	----

← Version précédente		Version du 6 mai 2013 à 16:36
Ligne 135 :		Ligne 135 :
	----		----

−	On a réalisé le code VHDL du premier bloc qui consiste à multiplier le coefficient par le signal d'entrée et à sommer ce résultat avec le signal antécédent en prenant en compte le retard entre chaque bloc du filtre (delay) : y[n] = sum(Bk.x[n-k]) pour k allant de 0 à N (N:ordre du filtre).	+	On a réalisé le code VHDL du premier bloc qui consiste à multiplier le coefficient par le signal d'entrée et à sommer ce résultat avec le signal antécédent en prenant en compte le retard entre chaque bloc du filtre (delay) : y[n] = sum(Bk.x[n-k]) pour k allant de 0 à N (N:ordre du filtre) où y[i] représente les valeurs du signal de sortie, x[i] représente les valeurs du signal d'entrée et Bi représente les coefficients du filtre numérique.
−	y[i] représente les valeurs du signal de sortie.
−	x[i] représente les valeurs du signal d'entrée.
−	Bi représente les coefficients du filtre numérique.

← Version précédente		Version du 6 mai 2013 à 16:34
Ligne 148 :		Ligne 148 :

	On a réalisé le code VHDL de la deuxième partie qui consiste à traiter tous les blocs du filtre numérique en introduisant les coefficients du filtre et en utilisant le premier code du VHDL.		On a réalisé le code VHDL de la deuxième partie qui consiste à traiter tous les blocs du filtre numérique en introduisant les coefficients du filtre et en utilisant le premier code du VHDL.
−	En exécutant les 2 codes du VHDL, il n'y avait aucune erreur affichée. Mais lors de la visualisation sur l'écran, on obtenait des signaux aléatoires et non pas le signal qu'on comptait avoir. Cela peut être dû aux coefficients du filtre qui	+	En exécutant les 2 codes du VHDL, il n'y avait aucune erreur affichée. Mais lors de la visualisation sur l'écran, on obtenait des signaux aléatoires et non pas le signal qu'on comptait avoir. Cela peut être dû aux coefficients du filtre puisque le fonctionnement est très sensible à ces derniers.
		+
		+	----
		+
		+	'''11ème séance'''
		+
		+	----
		+
		+	On a établit 2 codes vhdl dont l'un consiste à identifier les bits (0 ou 1) selon les durées d'impulsions, et l'autre consiste à décoder le signal de 8 bits et qui est codé en BCD.

← Version précédente		Version du 6 mai 2013 à 16:30
Ligne 104 :		Ligne 104 :
	Nous avons trouvé que le dysfonctionnement du convertisseur qu'on a réalisé était dû à un problème de contact.		Nous avons trouvé que le dysfonctionnement du convertisseur qu'on a réalisé était dû à un problème de contact.
	Le montage électronique qu'on a établit permet alors de recevoir des signaux de 0V à 5V et de les convertir en signaux numériques de 8 bits. Et puis, on a essayé de voir comment on peut adapter un signal venant de l'antenne (-5V à 5V) à l'entrée du convertisseur qui accepte que des signaux de 0V à 5V.		Le montage électronique qu'on a établit permet alors de recevoir des signaux de 0V à 5V et de les convertir en signaux numériques de 8 bits. Et puis, on a essayé de voir comment on peut adapter un signal venant de l'antenne (-5V à 5V) à l'entrée du convertisseur qui accepte que des signaux de 0V à 5V.
		+
		+